标题:基于高性能SOC FPGA阵列的NVM验证架构设计与验证
作者:刘珂;蔡晓军;张志勇;赵梦莹;贾智平
作者机构:[刘珂] 山东大学计算机科学与技术学院, 青岛, 山东 262000, 中国.;[蔡晓军] 山东大学计算机科学与技术学院, 青岛, 山东 262000, 中国.;[张志勇] 山东大学计算机科 更多
通讯作者:Jia, Zhiping
来源:计算机研究与发展
出版年:2018
卷:55
期:2
页码:265-272
DOI:10.7544/issn1000-1239.2018.20170695
关键词:非易失存储器; FPGA阵列; 混合存储; NVM存储控制器; 片上系统FPGA
摘要:新型非易失性存储器(non-volatile memory, NVM)技术日渐成熟,延迟越来越低,带宽越来越高,未来将不仅有可能取代以动态随机存储器(dynamic random access memory, DRAM)为代表的易失型存储设备在主存中的垄断地位,还有可能取代传统Flash和机械硬盘作为外存服务未来的计算机系统.如何综合各类新型存储的特性 ,设计高能效的存储架构,实现可应对大数据、云计算所需求的新型主存系统已经成为工业界和学术界的研究热点.提出基于高性能SOC FPGA阵列的NVM验证架构,互联多级FPGA,利用多层次FPGA结构扩展链接多片NVM.依据所提出的验证架构,设计了基于多层次FPGA的主从式 NVM控制器,并完成适用于该架构的硬件原型设计.该架构不仅可以实现测试同类型多片NVM协同工作,也可以进行混合NVM存储管理方案验证.
收录类别:EI;CSCD;SCOPUS
资源类型:期刊论文
原文链接:https://www.scopus.com/inward/record.uri?eid=2-s2.0-85053042263&doi=10.7544%2fissn1000-1239.2018.20170695&partnerID=40&md5=a9481d2f268630db708a7795a88eaa7a
TOP